Les cheveux d'aujourd'hui sont révolus demain : quatre hommes vont réparer un testeur de plaquettes

J'ai eu un début de carrière assez varié dans le secteur des semi-conducteurs : une série d'événements m'a fait changer un peu de discipline, et après l'un de ces événements, j'ai atterri dans le département d'ingénierie de tests chez Philips Semiconductors. J'ai été chargé de divers projets bizarres, de soutien à des travaux d'ingénierie, de réparation d'équipements ATE cassés et j'ai reçu une tonne de formation : de bons moments ! Voici une histoire qui sort tout droit d’une pile bizarre.

Nous devions rassembler une équipe d'experts et l'envoyer au plus profond du Pays de Galles, et résoudre un problème de production urgent. Le mémoire était que le rendement de la sonde de tranche était désastreux et que la tranche de corrélation ne donnait pas les bons résultats. Arriver à la ligne de frappe nécessitera une certaine expérience en fabrication de circuits intégrés, mais si vous aimez les histoires sur le silicium ou les ingénieurs de test à la barbe rouge, cela en vaut la peine.

La conception naïve des circuits intégrés renonce à la testabilité au profit de la zone de puce, du temps de développement et d'une notion déplacée de simplicité. Je ne peux pas dire combien de fois j'ai rencontré des histoires du passé dans lesquelles une nouvelle startup fabrique fièrement du silicium, mais n'a presque aucune fonctionnalité de testabilité et se fait vraiment marteler lorsqu'elle essaie d'accélérer la production.

La puce peut être « conforme à sa conception » dans le sens où elle est correctement ciblée sur le processus de fabrication, et sur le banc, le processus de validation du produit peut montrer qu'elle est conforme aux spécifications et appropriée à l'application finale du client. Cependant, une fois que cela est fait, nous avons besoin d'un processus de vérification pour garantir que les puces sortantes respectent ces spécifications, dans des conditions normales de processus, et qu'elles sont exemptes de défauts. Consultez cet intéressant guide de la NASA sur cette distinction importante.

Le premier port d'escale de l'ingénieur de test est le concept de test zéro défaut, qui s'appuie sur un support de conception connu sous le nom de Design For Test (DFT). Ce guide de base servira d'introduction à ces concepts pour les personnes intéressées.

Ces méthodologies de test nécessitent des modifications fonctionnelles des parties numériques de la conception, par un ingénieur DFT. Ils sont presque toujours automatisés par des outils dédiés dans le cadre du flux de synthèse numérique, avec les modèles de test nécessaires pour activer le « mode test de numérisation » générés par un outil spécial ATPG (Automated Test Pattern Generator). Cela analyse la netlist au niveau de la porte du CI et détermine comment effectuer les tests structurels requis. Un exemple de ceci, que j'ai utilisé dans le passé, est Synopsys Tetramax. Il existe de nombreuses variantes de ce schéma de test, telles que Logic-BIST (Built-In Self-Test), mais c'est un sujet pour un autre jour. Quoi qu'il en soit, l'objectif ici est d'obtenir les modèles de test nécessaires pour alimenter le processus de développement des tests, plus tard.

Une fois la conception du circuit intégré terminée, l'objet doit être fabriqué. Cela se fait dans des installations extrêmement complexes et extrêmement coûteuses, appelées ci-après « fab », dans une poignée d'endroits à travers le monde. Des entreprises comme TSMC, SSMC ou Tower fabriqueront votre conception sur une base contractuelle, expédiant les plaquettes là où elles doivent aller pour être testées et emballées.

Les plaquettes sont expédiées dans un « bateau » en plastique, généralement par 25, vers des installations de test et d'assemblage partout dans le monde, où elles peuvent éventuellement être testées, puis sciées et emballées. Chaque tranche contiendra des centaines ou des milliers de copies identiques du dispositif, disposées sur une grille rectangulaire sur la surface.

En fonction du processus d'assemblage, ce qui se passera ensuite fonctionnera de différentes manières. Les conceptions plus anciennes ou plus simples peuvent simplement comporter un simple anneau de plots entourant le cœur de la puce, avec des zones de contact métallisées pour chaque connexion (appelées « plots »). Une fois emballée, la puce fraîchement sciée (ou « singularisée ») sera collée à une grille de connexion (un échafaudage métallique) avant que des fils de liaison en or (ou en cuivre, dernièrement) ne soient fixés entre cette grille de connexion et les plots de puce, à l'aide d'un fil de liaison. machine. Le tout est ensuite placé dans un moule et du plastique est moulé par injection autour, avant que les emballages ne soient séparés, prêts pour le « test final ». De nombreuses choses auraient pu mal se passer jusqu'à présent, il est donc essentiel de tester les packages avant de les conditionner pour la distribution.